This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(11) 1-199453 (A) (43) 10.8.1989 (19) JP

(21) Appl. No. 63-24192 (22) 4.2.1988


(71) FUJITSU LTD (72) YOSHIHIRO BOKU

(51) Int. Cl. H01L21/88, H01L39/24

PURPOSE: To stabilize superconduction characteristics avoiding a wet etching process by a method wherein unnecessary parts of an insulator layer covering the upper part of a ceramics superconductor layer are removed by dry etching and the composition ratio of the constituent elements in parts, which are exposed by the etching, of the superconductor layer is changed and the above

parts are converted into insulating films.

CONSTITUTION: A ceramics superconductor layer 2 is formed on a substrate 1 and after a prescribed insulator layer 3 is formed on the layer 2, masks 4 are formed on the upper part of the layer 3 according to a wiring pattern. Then, after parts, which are not covered with the masks 4, of the layer 3 are removed by dry etching, the composition ratio of the constituent elements in parts, which are exposed by the etching, of the layer 2 is changed and the above parts are converted into insulating layers 2i. For example, the layer 3 consisting of Si₂N₄ and so on is formed on the upper surface of the layer 2 and the resist layer 4 is formed thereon. Then, after the layer 3 is processed into a wiring pattern by dry etching, the exposed parts of the layer 2 are subjected to dry etching using chlorine gas and are converted into the layers 2i.



(54) MANUFACTURE OF SUPERCONDUCTOR ELEMENT

(11) 1-199454 (A) (43) 10.8.1989 (19) JP


(21) Appl. No. 63-24188 (22) 4.2.1988

(71) FUJITSU LTD (72) YOSHIHIRO BOKU

(51) Int. Cl. H01L21/88,H01L39/24

PURPOSE: To stabilize superconduction characteristics subsequent to the formation of a device and moreover, to conduct the fine processing of a superconductor element by a method wherein the upper part of a ceramics insulator layer is covered with masks to deposit superfine particles on the upper parts of the masks and the insulator layer, a substrate is heated while oxygen is fed, and parts, which are not covered with the masks, of the insulator layer are converted into superconductor layers.

CONSTITUTION: The composition ratio of the constituent elements of a ceramics superconductor layer is changed using elements capable of constituting the superconductor layer to form an insulator layer 2 on a substrate 1 and masks 3 are formed on the layer 2 according to a wiring pattern. Then, superfine particles consisting of elements convertible from the layer 2 into a superconductor layer among the constituent elements of the ceramics superconductor layer are deposited on the masks 3 and the layer 2 to form a superfine particle layer 4. Then, the substrate 1 is heated while oxygen is fed to the layer 4 and parts, which are not covered with the masks 3, of the layer 2 are converted into superconductor layers 2a. For example, the layer 2 is made into one of a composition of Y₁Ba₂CuO₃ and the layer 4 is made into one consisting of superfine particles of Ba and Cu of a composition ratio of elements able to convert the layer 2 into a superconductor layer.



(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT

(11) 1-199456 (A) (43) 10.8.1989 (19) JP


(21) Appl. No. 63-24223 (22) 4.2.1988

(71) MATSUSHITA ELECTRIC IND CO LTD (72) TADAO YONEDA

(51) Int. Cl'. H01L21/90

PURPOSE: To eliminate the generation of cracks in a coat film at the time of heat treatment and to prevent a hillock from generating in first-layer wirings by a method wherein a first insulating film is formed on a substrate formed with the first conductor wirings and after a second insulating film is formed by a spin coating method, oxygen ions are implanted in the substrate to heattreat the substrate.

CONSTITUTION: First conductor wirings 22 and 23 are formed on a semiconductor substrate 20, a first insulating film 24 is formed thereon and moreover, a second insulating film 25 is formed thereon by a spin coating method. Then, after oxygen ions are implanted in the above substrate, the above substrate is heat-treated. For example, an SiO₂ film 21 is formed on the Si substrate 20, the firstlayer A1 wirings 22 and 23 are formed, the SiO₂ film 24 is formed and moreover, an organic Si-containing alcohol solution is applied to form the coat film 25. Then, oxygen ions are implanted in the substrate to form implanted regions 28 and 29 and thereafter, when the substrate is heat-treated at 400~450°C in an N₂ gas or O₂ gas-containing atmosphere, the film 25 ts converted into an SiO₂ film 30 and an oxide film 31 is formed on the surfaces of the wirings 22 and 23. After that, a second layer A1 wiring 32 is formed.



⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平1-199456

®Int. Cl. ⁴

 砂公開 平成1年(1989)8月10日

H 01 L 21/90

Q-6708-5F

審査請求 未請求 請求項の数 2 (全3頁)

夕発明の名称 半導体集積回路の製造方法

②符 頭 昭63-24223

②出 類 昭63(1988) 2月4日

D発 明 者 米 田 忠 夫 大阪府門真市大字門真1006番地 松下電器産業株式会社内

回出 颐 人 松下電器產業株式会社 大阪府門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

明 超 署

1、発明の名称

半導体集機回路の製造方法

2、特許請求の範囲

(1) 半導体基板上に第1の導体配線を形成する工程と、前記基板上に第1の絶線膜を形成する工程と、前記基板上に回転強布法により第2の絶線膜を形成する工程と、前記基板上に取業イオンを注入する工程と、前記基板を熱処理する工程とを得えてなる半導体線像回路の製造方法。

(2) 第2の絶縁膜を形成後、前記第2の絶縁膜を 所定の厚さだけ除去した後、基板上に改素イオン を住入する工程を備えている特許請求の範囲第1 項に記載の半導体集積回路の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体集後回路の製造方法によける。 従来の技術

従来の半導体集員回路の製造に映してのアルミニ 層配線形成工程の断面図を第3図に示す。

シリコン基板1上に SiO2 膜2が形成していて、第一層目のアルミ配線3,4 を形成し、光CVD 法またはプラズマ CVD 法により SiO2 膜 5 を形成する。その上に有機シリコンを有根溶剤に溶かした液体を回転塗布法により塗布膜 6 を形成する(第3 図 A)。

次に470 C C N₂ ガス中もしくはO₂ ガス中で然処理すると、盗布膜 e は S i O₂膜 7 に変わる。 そしてアルミ配線 3 上の S i O₂を除去し、第2の アルミ配線 8 を形成する(第3図 B)。

発明が解決しようとする課題

途布版 8 を SiO₂ 展 7 化変える場合、第3図B に示すように、体質収縮により展の厚い領域にク ラック3 1 0 が生じる。また、温度を上げて熱 処理するために無一層目のアルミ配線 4 化ヒロッ ク11 が生じ、配線 4 と配線 8 間がショートする 確率が多くなるという問題がある。

課題を解決するための手段

第1の導体配線を形成した後、第1の絶縁膜を 形成し、回転流布法Kより第2の絶縁膜を形成す る。そして前記志坂上に設架イオンを注入して熱 処理する。そりすると第2の絶縁原は低風の熱処 理によってSIOっ原に変えることができる。

作用

本発明によれば、第2の絶縁原に酸素がイオン 住入され、低色の熱処理で絶縁性の高いSIO₂膜に変える ととができる。また、第1の導体配線表面に酸化素がイオ ン住入されると導体配線の表面に酸化物が形成され、第3 図Bに示すようなヒロック11が形成されない。

突 悠 例

アルミニ 層配線を形成した場合の本発明の第1 の実施例を第1 図A~Cに示す。

で磁架イオンを注入し、注入領域 4 O を形成する (第2 図 A)。

そして第1の実施例の場合と同じように上記基板を $400\sim450$ で、 N_2 ガスもしくは O_2 ガス中で燃処理すると、有機シリコンの盗布援25 は $S1O_2$ 以30に変わる。またアルミ配放22、23上にナルミの酸化膜31が形成される。その 後プラズマ CVD 法により厚さ約 $O.3\mu mOSIO_2$ E41 を形成する(第2 図 B)。

その後、第1図Cに示すように第1層目配線22 上の絶景談を除去し、第2層目配線のためのエル ミ配線32を形成する。

上記第2の実施例の場合は第1の実施例の場合 に比べて敬某イオン注入は1回で良い。

また、SIO₂膜41を形成する工程を省略して MAGA

上記第1,第2の実施例のように有限シリコン 並布膜25の中に酸素イオンが注入されると、低 型の熱処理によって反応し、SIO2膜に変化する。

また、意象ガス中で熱処理すると表面付近は

りも厚くなる(部1図A)。

次化、放果イオンを基板に住入する。100 K $_{0}$ V $_{1}$ 5 $_{0}$ 6 $_{0}$ 100 $_{0}$ $_{0}$ $_{0}$ の設果イオンを住入し、表面から約0.2 $_{\mu}$ m に注入領域28を形成する。そして約200 K $_{0}$ V $_{0}$ $_{0}$ $_{0}$ $_{0}$ $_{0}$ %件で注入し、表面から約0.5 $_{\mu}$ m に注入領域29を形成する(第1図B)。

新2の奥施例を第2四A,Bに示す。

第1四Aに示すように連布原26を形成した後、ドライエッチ技術を用いた異方性エッチを行い、SiO2限24を貸出させる。そうすると凹部および投差部に連布展26が残り、表面が平坦になる。その後約180KeV,6~50¹⁵ion*/cd の条件

SiO₂ K変化するが 課部 は変化しない。ところが 保部に酸素をイオン注入すると課部も低温で無処理するだ けで SiO₂ K変化する。故に凹部や設差部の厚い塗布褒 領域も低温処理でSiO₂ 膜に変えることができる。

また、アルミ配納23表面に限素イオンが住入されると、表面にアルミの酸化展が形成される。そうするとアルミ配線23にヒロックの発生がおさえられ、アルミ配線23,32間のショート率が減少する。また、アルミ配線のマイグレーションもおさえられ、配線の断額率も減少する。

発明の効果

本発明によれば注入された酸素により、低温の 然処理により有限シリコンの塗布展26はSiO₂ 膜に変化するし、第1 別目の AJ 配線上にはアル ミの配化質が形成される。

故に、熱処理の源に強布級にクラックが生じる ことはないし、第1層目の配線にヒロッグが生じ ることはないし、配線の断線が生じることはない ので高歩窗の多層配線を得ることができる。

4、図面の簡単な説明

新1回は本発明の第1の実施例のアルミニ別配 般形成のプロセスを示す断面図、第2回は本発明 の類2の実施例のプロセスを示す断面図、第3図 は従来のアルミニ別配線形成のプロセスを示す断 面図である。

25……弦布模、28,28,40……放業イ オン在入領域、21,24,30,41……SiO₂ 膜、31……アルミの放化膜。

代団人の氏名 弁理士 中 尾 敏 男 ほか1名

